Titre original :

Proposition d'une architecture de réseau d'interconnexion à reconfiguration dynamique et asynchrone

  • Langue : Français
  • Discipline : Informatique
  • Identifiant : Inconnu
  • Type de thèse : Doctorat
  • Date de soutenance : 01/01/1993

Résumé en langue originale

Dans une machine sans mémoire commune, les processeurs communiquent par échanges de messages via des liaisons point à point. Les machines à connectique fixé utilisent des liaisons permanentes organisées selon un graphe d'interconnexion régulier tel qu'une grille ou un hypercube. Les messages qui ne bénéficient pas d'une liaison directe doivent être routes de voisin en voisin jusqu'à leur destination. Le routage de ces messages pose des problèmes de conflits et d'interblocages, ce qui réduit fortement la bande passante du réseau. Dans ce type de stratégie de communication, la distance entre 2 processeurs n'est pas identique et dépend de la topologie du réseau, cela introduit des problèmes de placement des tâches, c'est-à-dire placer les tâches très communicantes sur des processeurs adjacents. Or un placement optimal est très difficile à mettre en oeuvre étant donné la nature non déterministe des programmes. Une solution à ces problèmes est donnée par des machines à réseau reconfigurable. Les connexions du réseau sont modifiées pour s'adapter le mieux possible au graphe des tâches. Nous avons dans le cadre du projet arp défini une machine à réseau reconfigurable fonctionnant en mode asynchrone dynamique : une liaison ne sera créée ou détruite qu'en fonction des requêtes des processeurs, et la modification d'une liaison n'affecte pas les communications en cours. Les accès au réseau sont gérés par coopération entre les unités de communication associées à chaque processeur, par ailleurs nous avons adopté une approche modulaire dans le but de construire une machine facilement extensible à la demande. Des contraintes physiques limitent la taille du système, mais nous envisageons d'étendre le système à 2 dimensions : chaque processeur accède alors à 2 réseaux reconfigurables distincts ce qui permet d'augmenter quadratiquement le nombre de processeurs

  • Directeur(s) de thèse : Toursel, Bernard

AUTEUR

  • Hsu, Tiente
Droits d'auteur : Ce document est protégé en vertu du Code de la Propriété Intellectuelle.
Accès libre