• Langue : Français
• Discipline : Informatique
• Identifiant : Inconnu
• Type de thèse : Doctorat
• Date de soutenance : 01/01/1991

Résumé en langue originale

L'accroissement des performances nécessaires au développement des applications en intelligence artificielle qui utilisent notamment la programmation logique, nécessite de recourir à l'exploitation du parallélisme. La programmation logique utilise deux formes de parallélisme: d'une part, le parallélisme explicite exploité par les langages gardes, tels CP, GHC et Prolog, d'autre part le parallélisme implicite exploitant les possibilités intrinsèques présentes dans un langage tel Prolog. L'exploitation du parallélisme implicite conduit généralement à s'éloigner de la sémantique opérationnelle classique, à générer des solutions dans un ordre non usuel rendant difficile l'introduction des prédicats à effet de bord. Le schéma d'évaluation parallèle de Prolog proposé dans le cadre du projet LOG-ARCH respecte la sémantique opérationnelle traditionnelle sans nécessiter d'annotations de la part d'un programmeur. Il exploite un parallélisme OU qui se développe par le bas de l'arbre ET/OU, et un parallélisme ET sous forme de pipeline. Un mécanisme de verrouillage est utilisé pour contrôler la production et la consommation des solutions, facilitant ainsi la prise en compte des prédicats à effet de bord. L'évaluation du modèle parallèle a été réalisée d'une part à l'aide d'un simulateur, d'autre part à partir de l'exécution véritable de programmes dont l'évaluation parallèle est reconstituée. Cette évaluation a permis de vérifier la validité du modèle et de mesurer le taux de parallélisme obtenu, dont l'ordre de grandeur est similaire à celui développé lors d'une exécution OU parallèle