• Langue : Français
• Discipline : Electronique
• Identifiant : Inconnu
• Type de thèse : Doctorat
• Date de soutenance : 01/01/1991

Résumé en langue originale

L'introduction d'une étape de planarisation dans les technologies bipolaires actuelles augmente la fiabilité des circuits intégrés, pouvant comporter jusqu'à trois niveaux de métallisation. Elle permettra également leur future densification. La technique de planarisation Resist Etch Back ou REB , développée dans ce rapport de thèse, comprend deux sujets d'étude: 1) La planarisation d'une topographie par de la résine. 2) La gravure par plasma de deux matériaux à la même vitesse : l'Etch-Back. Par l'utilisation de plans d'expérience, nous modélisons l'influence des principaux paramètres de ces études sur la qualité de la planarisation. L'étape de planarisation développée est ensuite appliquée au procédé Subilo (subnanoseconde isolation par oxyde localisé) ; un procédé industriel de chez Philips Composants à Caen qui permet la réalisation de circuits intégrés bipolaires à haute densité d'intégration. La qualité de la planarisation est évaluée sur plusieurs de ces circuits denses par des analyses topographiques et électriques. La reproductibilité du procédé de planarisation REB est ensuite étudiée par un suivi de paramètres de contrôle, dont les définitions sont indispensables à une industrialisation. Ce procédé de planarisation est à présent appliqué en production pour une grande quantité de circuits. Il représente une progression dans la qualité de fabrication des circuits intégrés bipolaires