Ordonnancement de systèmes parallèles temps réel : de la modélisation à la mise en oeuvre par l'ingénierie dirigée par les modèles Ingénierie dirigée par les modèles -- Thèses et écrits académiques Systèmes enfouis (informatique) -- Conception assistée par ordinateur -- Thèses et écrits académiques Traitement du signal -- Techniques numériques -- Thèses et écrits académiques Multiprocesseurs -- Simulation par ordinateur Calcul intensif (informatique) Temps réel (informatique) Parallélisme (informatique) Compilation (informatique) UML (informatique) 004.21 Les travaux de cette thèse s'inscrivent dans le cadre de l'ordonnancement de calculs à haute performance sur multiprocesseurs à mémoire partagée. Ces travaux recouvrent deux parties distinctes. Dans une première partie nous abordons le flot de conception de systèmes-sur-puce muIti-processeurs. Nous proposons la modélisation de ces systèmes en UML afm de compléter la sémantique propre au parallélisme, et de permettre le raffinement du modèle de SoC jusqu'à une spécification complète, en restant au plus haut niveau de conception. Par la suite nous présentons un nouveau niveau de simulation qui, en prenant en compte le particularisme du traitement intensif de données, abstrait le fonctionnement du SoC. En particulier, l'exécution et l'ordonnancement des tâches sont directement effectués sur la machine hôte. La simulation, implémentée en SystemC, permet de très rapidement évaluer les performances d'un placement de données et de tâches sur une architecture. La compilation du modèle de SoC vers la simulation est faite à l'aide d'une chaîne de transformations de modèles. Nous détaillons les avantages apportés par l'usage de l'ingénierie dirigée par les modèles pour la conception de SoC. Enfin nous illustrons la mise en oeuvre de l'ensemble du flot de conception développé au cours de la thèse avec un exemple d'exploration d'architecture. Dans une seconde partie, nous proposons une approche permettant d'exploiter les systèmes muIti-processeurs pour garantir les propriétés temps-réel d'applications parallèles. L'approche se base sur le fait que les tâches qui composent le système ont des priorités différentes, en particulier vis-à-vis du temps de réponse aux interruptions. L'introduction d'asymétrie parmi la liste d'ordonnancement des processeurs permet d'assurer de faibles latences pour les tâches à priorité temps-réel. Un équilibrage de charge adapté permet de maintenir toute la puissance potentielle des processeurs. Cette contribution est complétée d'une validation expérimentale basée sur une implémentation dans le noyau Linux. Text Electronic Thesis or Dissertation FR application/pdf 1 : 6024332 https://pepite-depot.univ-lille.fr/LIBRE/Th_Num/2007/50376-2007-Piel.pdf Piel Éric 2007LIL10143 2007-01-01 Informatique Université Lille1 - Sciences et Technologies thesis.degree.grantor_1 026404184 Doctorat non oui Dekeyser Jean-Luc Marquet Philippe Université Lille1 - Sciences et Technologies ASCII 6024332