• Langue : Français
• Discipline : Électonique
• Identifiant : 2006LIL10054
• Type de thèse : Doctorat
• Date de soutenance : 01/01/2006

Résumé en langue originale

L'évolution des transistors MOSFET a permis la réduction des dimensions jusqu'à des dispositifs de longueur de grille de 65 nm. Néanmoins, pour les générations suivantes (sub-32nm), les transistors classiques ne permettent plus d'atteindre les niveaux de courants escomptés. La solution consiste à réaliser des transistors multi-grille (FinFET) qui conservent l'aspect complètement déplété du FDSOI MOSFET, tout en multipliant les canaux de conduction. L'objectif de ces travaux a donc consisté à lever un certain nombre de verrous technologiques liés à la fabrication de tels transistors. Un procédé innovant et relativement simple a ainsi été proposé. Le premier volet de l'étude a été consacré à la définition de réseaux denses d'ailettes de silicium par lithographie électronique et gravure RIE. La deuxième étude a investigué le choix du matériau de planarisation afin de noyer les ailettes dans une matrice isolante tout en préservant un topologie de surface plane. Divers traitements de densification ont été étudiés afin de densifier la matrice, pour obtenir une meilleure résistance aux attaques chimiques. Le troisième axe de recherche s'est orienté sur l'architecture de grille Damascène qui permet d'éviter la formation de résidus de gravure. Le procédé est basé sur le dépôt d'un masque dur combiné à une photo-grille et à une gravure du diélectrique. Puis, une pulvérisation cathodique du matériau de grille rnidgap a parfaitement recouvert les ailettes. La structure a ensuite été planarisée par CMP. Enfin, des caractérisations électriques réalisées sur des siliciures de platine 3D, ont permis d'extraire une valeur de la résistivité du siliciure de platine.