• Langue : Anglais
• Discipline : Electronique, microélectronique, nanoélectronique et micro-ondes
• Identifiant : 2020LILUI072
• Type de thèse : Doctorat
• Date de soutenance : 17/12/2020

Résumé en langue originale

Le silicium sur isolant (FDSOI) est l'une des technologies de l'industrie conçues pour répondre aux exigences des applications mobiles, Internet des objets (IoT) et RF émergentes. Il s'agit d'une alternative compétitive à la technologie FinFET dans toutes les applications où la puissance de calcul n'est pas la seule préoccupation principale, mais où la faible puissance / faible consommation est une priorité aussi importante. FDSOI a également un avantage certain par rapport à ses concurrents en termes de simplicité et de coûts, en raison de la réduction du nombre de masques (impact sur la complexité et sur le coût du processus) et de la similitude avec les dispositifs MOS en vrac (réduction du temps et des efforts pour porter / adapter la conception existante à la technologie). L'un des principaux moteurs de l'adoption de la technologie FDSOI est la possibilité de co-intégration du contenu numérique avec tout ou partie des circuits RF nécessaires pour interfacer le produit avec le monde extérieur. Des publications récentes ont démontré des figures de mérite RF impressionnante pour les dispositifs FDSOI avec Ft / Fmax atteignant 400GHz. Par conséquent, il a des potentiels viables pour les applications millimétriques telles que la 5G. Cependant, la complexité de la partie back-end-of-line (BEOL) soulève un certain nombre de questions quant au comportement RF des transistors en raison des multiples couches d'interconnexions métalliques minces mais aussi en raison de la taille des dernières générations de transistor, notamment le nœud technologique 20 nm qui est l’objet d’étude de cette thèse. Par conséquent, une partie importante de la thèse portait sur l'évaluation de l'impact du BEOL sur le comportement RF de ces dispositifs. Cela incluait l'impact sur les paramètres S ainsi que le bruit haute fréquence dans la gamme des ondes millimétriques. L'élaboration de méthodologies d’épluchage était essentielle à cette fin. Une modélisation appropriée du BEOL afin de comprendre la répartition des pertes dans le BEOL a été poursuivie avec un effort important d'optimisation de la géométrie du dispositif et de son agencement. Un layout dédié qui a pleinement tiré parti de la polarisation de la grille arrière a été développé. La dernière partie portait sur la caractérisation du mécanisme de bruit de canal de ces dispositifs, qui s'écarte de l’hypothèse selon laquelle le bruit dans le canal est de nature thermique, la source de bruit principale des transistors nanométriques (semi-balistiques et balistiques) étant du bruit de grenaille.

Résumé traduit

Fully-Depleted Silicon-on-Insulator (FDSOI) is one of the industry technologies architected to meet the requirements of emerging mobile, Internet-of-Things (IoT), and RF applications. It is a competitive alternative to the FinFET technology in all applications where brute-force computational power is not the unique primary concern, but where end-of-the roadmap device performance is counter-balanced by strict low-power/low-consumption requirements. FDSOI has also a definite advantage over competitors in simplicity and costs, due to reduced mask-count (impacting process complexity and cost) and similarity to bulk MOS devices (reducing time and effort to port/adapt existing design to the technology).A main driver for the technology adoption is the possibility of implementing in FDSOI with direct integration with the digital content of all or part of the RF circuitry that are necessary to interface the product to the outside world. Recent publications have demonstrated impressive RF figure-of-merit for FDSOI devices with Ft/Fmax reaching 400GHz. Therefore, it has viable potentials for mmW applications such as 5G.However, today’s state-of-the art back-end-of-line (BEOL) interconnect poses a good amount of incertitude on the RF behavior of the devices because of the multiple layers of thin metallic interconnections but also because of the size of the devices, more specifically 20nm technology node in the present thesis. Therefore, an important part of the thesis was on assessing the impact of the BEOL on said state-of-the-art devices. This included the impact on the S-parameters as well as the high-frequency noise in the millimeter wave range. Developing de-embedding methodologies was key for this purpose. Proper modeling of the BEOL in order to understand the distribution of the losses in the BEOL was pursued together with an extensive effort in geometry optimization of the device and its layout. Dedicated layout which took fully advantage of back-gate (back-biasing) were implemented and investigated. The final part was on characterizing the channel noise mechanism of these devices, which is departing from the thermal noise assumptions and espousing more the shot noise paradigm, which is important in semi-ballistic and ballistic transistors.