Titre original :

Étude et fabrication de MOSFET III-V à ionisation par impact pour applications basse consommation

Titre traduit :

Study and fabrication of III-V impact ionization MOSFET for low power applications

Mots-clés en français :
  • MOSFET à ionisation par impact
  • Faible consommation
  • Pente sous le seuil
  • TFET

  • Composés semiconducteurs
  • MOS (électronique)
  • Hétérostructures
  • Diodes PIN
  • Effet tunnel
  • Langue : Français
  • Discipline : Electronique, microélectronique, nanoélectronique et micro-ondes
  • Identifiant : 2017LIL10058
  • Type de thèse : Doctorat
  • Date de soutenance : 23/06/2017

Résumé en langue originale

La réduction de la puissance consommée des transistors à effet de champ (MOSFETs) est un challenge pour le futur de la nanoélectronique. En 2025, l’Agence Internationale de l’Énergie (AIE) estime qu’il y aura environ 50 milliard d’objets autonomes et nomades nécessitant alors une faible puissance consommée. L’apparition de nouveaux dispositifs tels que les transistors à effet tunnel (TFETs) ou les transistors à ionisation par impact (I MOSFETs) permettra potentiellement de réduire la puissance consommée de ces objets. Dans ce travail de thèse, nous avons étudié pour la première fois le transistor à ionisation par impact à base de matériaux III V des filières arséniée et antimoniée. La structure pin, composant principal du I MOSFET, est tout d’abord étudiée. L’ensemble des briques technologiques des I MOSFET a ensuite été développé, et en particulier l’interface entre l’oxyde et le semiconducteur III-V qui a été optimisée par un traitement innovant par plasma d’oxygène (O2). Ce traitement a montré une amélioration de la qualité de l’interface oxyde/semiconducteur conduisant à une commande des charges beaucoup plus efficace. Pour finir, nous avons montré les études, fabrications et caractérisations d’un transistor à effet tunnel InGaAs et d’un I MOSFET GaSb présentant une architecture verticale où la grille est auto-alignée.

Résumé traduit

The reduction in the power consumption of field effect transistors (MOSFETs) is a challenge for the future of nanoelectronics. By 2025, the International Energy Agency (IEA) estimates that there will be around 50 billion autonomous and nomadic objects requiring low power consumption. The appearance of new devices such as tunnel effect transistors (TFETs) or impact ionization transistors (I¬ MOSFETs) will potentially reduce the power consumption of these objects.In this thesis work, we studied for the first time the impact ionization transistor based on materials III-V, especially arsenic and antimony based materials. The pin structure, the main component of the I MOSFET, is first studied. We then developed all the process steps of the I-MOSFET fabrication, and in particular we optimized the interface between the oxide and the III-V semiconductor by an innovative treatment using oxygen plasma (O2). This special treatment has shown a clear improvement in charge control. Finally, we have shown studies, fabrications and characterizations of an InGaAs based TFET and a GaSb based I MOSFET with a vertical architecture, where the gate is self-aligned.

  • Directeur(s) de thèse : Bollaert, Sylvain - Wichmann, Nicolas
  • Laboratoire : Institut d'Electronique, de Microélectronique et de Nanotechnologie
  • École doctorale : École doctorale Sciences pour l'ingénieur (Lille)

AUTEUR

  • Lechaux, Yoann
Droits d'auteur : Ce document est protégé en vertu du Code de la Propriété Intellectuelle.
Accès libre