Titre original :

Contribution à l’étude de techniques de siliciuration pour les technologies CMOS avancées : impact des contraintes mécaniques et la ségrégation de dopant sur la hauteur de barrière Schottky

Titre traduit :

Technical study of the advanced platinum silicidation for a very low Schottky Barrier Height : simultaneous implementation of strain and dopant segregation

Mots-clés en français :
  • Siliciure de platine
  • Ségrégation de dopants

  • MOS complémentaires
  • Diodes à barrière de Schottky
  • Technologie silicium sur isolant
  • Siliciures
  • Semiconducteurs -- Dopage
  • Contraintes (mécanique)
  • Langue : Français
  • Discipline : Micro et nanotechnologies, Acoustique et Télécommunications
  • Identifiant : 2012LIL10028
  • Type de thèse : Doctorat
  • Date de soutenance : 16/07/2012

Résumé en langue originale

Alors que le développement industriel des technologies CMOS-SOI aborde le cap des longueurs de grille inférieures à 30nm, l’optimisation du module source/drain est identifié comme l’un des verrous technologiques fondamentaux afin d’atteindre le niveau de performance spécifié dans la feuille de route ITRS. Afin d’adresser cette difficulté, une solution consiste à remplacer le module de jonction source/drain conventionnel par un contact métallique de type Schottky dont la hauteur de barrière doit être modulée à la baisse afin de réduire la résistance spécifique de contact. La mise en œuvre des techniques de ségrégation de dopants à basse température a été identifiée comme une technique efficace de réduction de barrière Schottky. D’autre part, l’application de contraintes mécaniques est également connue pour induire une réduction de barrière Schottky par levée de dégénérescence aux minima de bandes. L’objet principal de cette thèse est donc d’étudier la possibilité de cumuler ces deux effets, en particulier dans le cas d’un substrat SOI en tension biaxiale. Les caractérisations morphologiques et électriques réalisées au cours de cette thèse montrent que l’utilisation du siliciure de platine est judicieuse de part sa faible hauteur de barrière Schottky aux trous (250meV). Nous avons également démontré que l’utilisation simultanée des deux méthodes d’abaissement de barrière précédemment citées permet de réduire ce paramètre de 145 meV. Ce travail de thèse a démontré que l’intégration du siliciure de platine combiné à l’utilisation de la ségrégation de dopant et de substrat contraint permettait d’obtenir des jonctions Schottky de type p et n à faible hauteur de barrière.

Résumé traduit

While the CMOS-SOI technologies development is reaching the sub 30-nm gate length era, the Source/Drain module optimization is identified as a one of the biggest challenge to be solved in order to satisfy the ITRS specification. For the sake of addressing this difficulty, one solution consists in replacing the conventional Source/Drain junction module by Schottky contacts. However, the Schottky Barrier Height has to be lowered in order to reduce the contact resistance to the minimum. The dopant segregation implementation has been identified as an efficient method to reduce the Schottky Barrier Height. The mechanical stress is also known to induce a Schottky Barrier height lowering due to degeneracy breaks at silicon sub bands minima. The main objective of this thesis is to assess the possibility of cumulating these two effects, in particular in the case of a biaxialy strained substrate. Morphological and electrical characteristics showed that the use of platinum silicide is relevant for the low Schottky Barrier Height to hole (250meV). In addition, we demonstrated that the combined implementation of the two aforementioned Schottky Barrier height lowering methods leads to a reduction equal to 145meV. This thesis work illustrates that platinum silicide integration combined with the use of dopant segregation and advanced strained substrates provide Schottky junctions with a low barrier height for both p- and n-type.

  • Directeur(s) de thèse : Dubois, Emmanuel
  • Laboratoire : Institut d'Electronique, de Microélectronique et de Nanotechnologie
  • École doctorale : École doctorale Sciences pour l'ingénieur (Lille)

AUTEUR

  • Ravaux, Florent
Droits d'auteur : Ce document est protégé en vertu du Code de la Propriété Intellectuelle.
Accès libre