• Langue : Français
• Discipline : Informatique
• Identifiant : 2011LIL10005
• Type de thèse : Doctorat
• Date de soutenance : 30/03/2011

Résumé en langue originale

Les applications embarquées hautes performances sont de plus en plus complexes et exigeantes en termes de ressources de calcul. L’augmentation des performances des puces monoprocesseur n’est plus une solution adaptée. Les systèmes-sur-puce multiprocesseurs (MPSoC) offrent une voie prometteuse. Cependant, la conception de tels systèmes est difficile en raison de plusieurs contraintes. Nous citons premièrement le besoin de modèles de programmation expressifs pour décrire le parallélisme potentiel inhérent aux applications. Deuxièmement, nous devons éviter des explorations fastidieuses de leurs architectures. Enfin, plusieurs niveaux d’abstraction doivent être pris en compte afin de mieux traiter la complexité de la conception. Nous proposons l’utilisation du profil MARTE pour la modélisation de systèmes. Ce profil est suffisamment expressif pour décrire des applications hautes performances et des architectures parallèles. Nous abstrayons ensuite ces modèles via des horloges. Ces dernières représentent l’activité des processeurs durant l’exécution de fonctionnalités. Une technique d’analyse permet de vérifier des contraintes temporelles telles que l’ordre d’exécution de tâches, et d’analyser des contraintes non fonctionnelles telles que les temps d’exécution. Ces propriétés sont liées au nombre de processeurs impliqués dans l’exécution ainsi qu’à leurs fréquences. La contribution de cette thèse est la définition d’un cadre de travail, à base d’horloges, qui facilite l’exploration de l’espace de conception à haut niveau d’abstraction. Le travail a été mené dans un environnement, Gaspard2, dédié à la conception de systèmes embarqués hautes performances.

Résumé traduit

High-performance embedded applications are increasingly complex and resource-demanding. The quest for the ultimate execution performance on single processor chips is a deadend. Instead, the promising solution is Multi-Processor System-on-Chip (MPSoC). However, their design is a very difficult task due to a number of crucial constraints to meet. Among the necessary ingredients for a successful design, we mention first the need of expressive programming models for describing the potential parallelism inherent to target applications. Second, we need ways avoiding tedious architecture explorations. Finally, several abstraction levels must be taken into account to better address design complexity. We propose to use the MARTE profile for system modeling. It is expressive enough to describe high performance applications and parallel architectures. As for the system verification, we abstract MARTE models with abstract clocks. These clocks capture the system behavior by representing the activity of processing units when achieving functionality. An analysis technique enables to verify functional constraints such as task execution order. In addition, it allows dealing with non functional properties such as execution time. These properties are directly related to the number of processors involved in system execution as well as their associated frequency values. From an overall viewpoint, the main contribution of this thesis is the definition of an abstract clock-based framework that facilitates MPSoC design space exploration at a high abstraction level. It has been made concrete within an environment, called Gaspard2, dedicated to the design of high-performance embedded systems.