• Langue : Français
• Discipline : Microélectronique
• Identifiant : 2009LIL10188
• Type de thèse : Doctorat
• Date de soutenance : 15/05/2009

Résumé en langue originale

Dans le cadre de la réduction des dimensions des technologies CMOS, le module de jonction apparaît comme un point bloquant pour l’amélioration des performances. En particulier, la hauteur de barrière entre le siliciure et le silicium limite le courant passant du transistor. Cette thèse adresse spécifiquement la problématique du contrôle de la hauteur de barrière suivant deux directions. D’une part, nous étudions l’intérêt d’une modification du métal formant le siliciure. D’autre part, nous évaluons le potentiel des techniques de ségrégation de dopants pour la modulation de la hauteur de barrière.Dans un premier temps, nous démontrons les difficultés liées à l’intégration des siliciures de type n (ErSi). Par ailleurs, nous mettons en évidence le fort potentiel du siliciure de platine (PtSi). En effet, ce matériau présente une stabilité thermique supérieure au siliciure de référence (NiSi) et montre une faible barrière à l’injection de trous. De plus, nous montrons que les techniques de ségrégation de dopants permettent d’obtenir de faibles hauteurs de barrières pour l’injection des électrons. Le PtSi apparaît donc comme un candidat à fort potentiel pour les futures technologies CMOS.Après avoir montré les inconvénients majeurs posés par l’intégration auto-alignée du PtSi grâce au procédé standard par eau régale, nous proposons une nouvelle méthode de retrait sélectif basée sur la transformation du métal non réagi en un germaniure facilement retiré par des chimies conventionnelles.En conclusion, nous intégrons le PtSi dans un procédé de fabrication industriel afin de démontrer des performances électriques à l’état de l’art des technologies CMOS les plus avancées.

Résumé traduit

In the context of the CMOS technology scaling, the junction module appears as being critical for the device performance improvement. Indeed, the Schottky barrier height between the silicide and the silicon is a main limitation for the on-state current increase. This thesis addresses the problem of barrier height control following two main paths. On the one hand, we study the impact of a modification of the metal forming the silicide. On another hand, we evaluate the potential of barrier height modulation using dopant segregation techniques.The difficulties related to the integration of n-type silicides (e.g. ErSi) are highlighted as well. Also, the strong potential of the PtSi is demonstrated. This silicide intrinsically shows a better thermal stability as compared to the reference silicide (NiSi), and has a low barrier height to holes. Moreover, we implement a method using dopant segregation techniques that allow us to reach low barrier heights to electrons. PtSi thus appears as a promising candidate for future CMOS technologies.However, we underline the strong issues related to the self-aligned integration of PtSi using the aqua regia standard process. We have developed during this thesis a new selective etching method based on the transformation of the unreacted metal into a germanide, easily etchable in conventional chemistries, that allows a safe integration.As a conclusion, we integrate PtSi in an industrial process flow, and we demonstrate that electrical performance are in-line with state-of-the-art CMOS technologies.